SystemVerilog 语言 - 设计（预览版）
1:12
bilibilixiayanming
SystemVerilog 语言 - 设计（预览版）
SystemVerilog 语言 - 设计 SystemVerilog：从基础知识到高级设计技术 本课程旨在帮助工程师和学生掌握 SystemVerilog，这是数字设计的基本语言。无论您是硬件描述语言的新手还是从 Verilog 过渡，您都将学习 SystemVerilog 的增强功能，例如数据类型、过程块、数组和接口 ...
3 天之前
短视频
Learn Design Verification using SV and UVM in next 2 months #vlsi #job #vlsijobs #systemverilog #uvm
0:11
已浏览 176 次
Learn Design Verification using SV and UVM in next 2 months #vlsi #job #vlsijobs
Explore VLSI
this keyword | Variables | SystemVerilog | Telugu | VLSI | Mana Semiconductor
4:28
this keyword | Variables | SystemVerilog | Telugu | VLSI | Mana Semiconductor
Mana Semiconductor
SystemVerilog Assertions
Systemverilog Free Course: Udemy: VLSI Verification Courses: SV Beginner 1: Start with TB Construct
1:14:25
Systemverilog Free Course: Udemy: VLSI Verification Courses: SV Beginner 1: Start with TB Construct
YouTubeSystemverilog Academy
已浏览 7.4万 次2020年3月1日
Systemverilog Essential Training: FREE 4+ Hour Course for Beginners, Students & Graduates
1:56
Systemverilog Essential Training: FREE 4+ Hour Course for Beginners, Students & Graduates
YouTubeSystemverilog Academy
已浏览 3.6万 次2021年1月3日
SystemVerilog Classes 1: Basics
8:46
SystemVerilog Classes 1: Basics
YouTubeCadence Design Systems
已浏览 12万 次2018年11月21日
热门视频
SystemVerilog 语言 - 验证（预览版）
1:17
SystemVerilog 语言 - 验证（预览版）
bilibilibili_48968535131
已浏览 119 次1 周前
SystemVerilog 断言 （SVA） 高级（预览版）
1:16
SystemVerilog 断言 （SVA） 高级（预览版）
bilibilibili_48968535131
已浏览 32 次1 天前
🎥 Lecture 1: SystemVerilog Basics — initial vs always block Explained
16:40
🎥 Lecture 1: SystemVerilog Basics — initial vs always block Explained
YouTubeVLSI For Rookies
已浏览 4 次19 小时之前
SystemVerilog UVM
数字芯片验证—System Verilog快速入门（数据类型）
43:07
数字芯片验证—System Verilog快速入门（数据类型）
bilibiliJacky于兆杰
已浏览 1.3万 次2022年9月25日
VSCODE的Verilog插件/让verilog开发更快速简单
9:38
VSCODE的Verilog插件/让verilog开发更快速简单
bilibili夜幕下的灯火
已浏览 1.4万 次2024年3月9日
第七讲、systemverilog 数组赋值方法
17:29
第七讲、systemverilog 数组赋值方法
bilibili尤老师FPGA
已浏览 718 次1 个月前