Vitis™ HLS 是一种高层次综合工具，支持将 C、C++ 和 OpenCL™ 函数硬连线到器件逻辑互连结构和 RAM/DSP 块上。Vitis HLS 可在Vitis 应用加速开发流程中实现硬件内核，并使用 C/C++ 语言代码在 Vivado® Design Suite 中为赛灵思器件设计开发 RTL IP。 Vitis 高层次综合用户指南 ...

本篇博文旨在演示如何在 Zynq 设计中使用 Vitis 视觉库函数 (remap) 作为 HLS IP，然后在 Vitis 中使用该函数作为平台来运行嵌入式应用。 remap 函数会从图像中某一处提取像素，并将其重新放置到另一张图像中的某一处位置。在此示例中，本设计将使用一张 128x128 ...

感到项目截止日期的压力吗？ 想快速将验证好的 C++ 算法实现到 FPGA 上？ 借助 AMD Vitis™ Unified IDE 的高阶综合工具HLS，您将大幅提升开发效率。HLS 通过将 C++ 代码转换为高性能逻辑，使复杂算法在 FPGA 上的实现变得轻而易举。 在本次网络研讨会中，我们将深入 ...